Xilinx ISE Design Suite 12.3
- 軟件類型：
- 國產軟件
- 軟件語言：
- 簡體中文
- 軟件大�。�
- 2 GB
- 軟件授權：
- 免費軟件
- 軟件評級：
- 4
- 更新時間：
- 2017-06-03
- 應用平臺：
- WinXP, Win7, WinAll
Xilinx ISE Design Suite 12.3是利用新技術來降低總設計成本的電子設計套件軟件，并且實現了比任何其它 PLD 解決方案更高的性能。借助 Xilinx ISE Design Suite 的突破性技術提高系統(tǒng)級設計效率并加快產品投產。 ISE Design Suite 采用各種方法來實現團隊設計、功耗優(yōu)化以及簡化 IP 集成，從而分發(fā)揮 Xilinx 目標設計平臺在配置邏輯、嵌入式和 DSP 設計方面的潛力 - 所有這一切均可通過緊密集成的設計流程來實現。
軟件功能
Front-to-back
基于 RTL 的設計的完整流程
實現終極生產率
實現最佳系統(tǒng)性能
ISE Design Suite: Embedded Edition
集成嵌入式設計解決方案
硬和軟微處理器使用一條工具鏈
降低開發(fā)板復雜度和成本
利用智能工具和 IP 核
ISE Design Suite: DSP Edition
面向高性能 DSP 系統(tǒng)
利用適于各種方法的工具和 IP 核
解決 DSP 性能瓶頸
實現領先算法
ISE Design Suite: System Edition
集成軟件解決方案
支持邏輯/連接嵌入，綜合方法，和DSP設計
實現了更高的設計生產率
實現性能突破，獲取功率和成本優(yōu)勢
集中精力實現設計差異化
ISE WebPACK 設計軟件
The industry's only free， fully featured front-to-back FPGA design solution for Linux， Windows XP， and Windows Vista.
免費 FPGA 和 CPLD 邏輯設計解決方案
可以輕松升級到任何 ISE Design Suite Edition
利用業(yè)界領先的生產率、性能和功率著手設計的最簡單、成本最低的途徑
分層設計流程
保存結果，并使用ISEDesign Suite 任意版本提供的結構設計流程提高效率
設計保存
團隊設計
部分重配置
Xilinx ISE Design Suite 設計套件是面向 Virtex -6 和 Spartan -6 FPGA 系列并針對生產力精心優(yōu)化的工具套件，在降低功耗與成本方面取得了突破性進展。作為業(yè)界唯一一款特定領域的設計套件，賽靈思最新版本的發(fā)布， 是這一行業(yè)屢獲殊榮的軟件不斷發(fā)展和演進的又一重要一步，它將進一步提高設計生產力和系統(tǒng)性能，使邏輯、嵌入式、數字信號處理 (DSP) 和系統(tǒng)設計人員能夠更輕松地推出更復雜的創(chuàng)新型可編程電子產品，從而加速產品上市進程并提升產品質量。
軟件特色
針對 VIRTEX -6 和 SPARTAN -6 FPGA：
● 利用自動時鐘門控技術將動態(tài)功耗降低30%之多
● 利用第四代部分重配置設計流程降低系統(tǒng)成本
● PlanAhead - 面向邏輯設計人員的新款 RTL 到比特流設計流程
● 利用 AXI4 接口實現即插即用式 FPGA 設計
借助 Xilinx ISE Design Suite 的突破性技術提高系統(tǒng)級設計效率并加快產品投產。 ISE Design Suite 采用各種方法來實現團隊設計、功耗優(yōu)化以及簡化 IP 集成，從而分發(fā)揮 Xilinx 目標設計平臺在配置邏輯、嵌入式和 DSP 設計方面的潛力 - 所有這一切均可通過緊密集成的設計流程來實現。
軟件說明
● ISE Design Suite 14.1加速 All Programmable 器件的設計生產力。
● ISE Design Suite 目前支持 Zynq -7000 可擴展處理平臺 （EPP）和Virtex-7 HT 器件（包括生成比特流）。
● PlanAhead 設計工具與 ModelSim 集成使設計者可以同時創(chuàng)建和維護多種仿真配置。
● System Generator for DSP 集成于PlanAhead 設計工具-現可輕松創(chuàng)建和添加 DSP 子系統(tǒng)。
軟件截圖
