這是一個(gè)關(guān)于cmos原理與結(jié)構(gòu)PPT，包括了CMOS反相器工作原理，CMOS反相器的電壓、電流傳輸特性，CMOS反相器的其他特性（自學(xué)），電源特性（自學(xué)），CMOS傳輸門（模擬開關(guān)），CMOS邏輯門電路，CMOS電路的鎖定效應(yīng)，使用CMOS電路的注意事項(xiàng)等內(nèi)容。五、 CMOS 電路 （一）、CMOS反相器工作原理 CMOS 電路的結(jié)構(gòu)特點(diǎn)是： 一個(gè)N溝道管和一個(gè)P溝道管配 對(duì)使用，即N、P互補(bǔ)（Comp- lementary）。 P管作負(fù)載管，N管作輸入管， 兩管柵極接在一起。 注意：P溝的開啟電壓是負(fù)值 柵極電壓要低于源極。 兩管導(dǎo)通時(shí)的電阻較小為RON 兩管截止時(shí)的電阻很大為ROFF 當(dāng)輸入電壓VI為低電平時(shí)，VI=0 P管導(dǎo)通，N管截止，輸出電壓V0為： ROFF V0 = —————— VDD  VDD ROFF + RON 當(dāng)輸入電壓VI為高電平時(shí)，VI=VDD P管截止，N管導(dǎo)通，輸出電壓V0為： RON V0 = —————— VDD  0 V ROFF + RON 與 E/E MOS 反相器相比，輸出高電平= VDD 且總有一個(gè)管子是截止的（穩(wěn)態(tài)），工作電流極小，功耗極低。（二）、CMOS反相器的電壓、電流傳輸特性 電壓傳輸特性是指輸入電壓與輸出電壓之間的關(guān)系。首先由CMOS反相器電路，我們先確定VI、VO與兩個(gè)管子極電壓之間的關(guān)系： 對(duì)N管 VGSN=VI VDSN=VO 對(duì)P管 VGSP=VI — VDD VDSP= VO — VDD 對(duì)N溝輸入管，我們關(guān)心VI在兩個(gè)轉(zhuǎn)折點(diǎn)的情況：第一點(diǎn) 截止或?qū)��?標(biāo)志點(diǎn)在于 VGS(th)N 第二點(diǎn) 飽和或非飽和 標(biāo)志點(diǎn)在于： VGSN — VGS(th)N = VDSN 由于VGSN=VI 所以可改寫為：VI — VGS(th)N = VO VDSN=VO VI = VO + VGS(th)N 因此，由上述兩個(gè)標(biāo)志點(diǎn)，可將VI變化分為三個(gè)區(qū)間： 0 VGS(th)N VO + VGS(th)N VDD，歡迎點(diǎn)擊下載cmos原理與結(jié)構(gòu)PPT。

cmos原理與結(jié)構(gòu)PPT是由紅軟PPT免費(fèi)下載網(wǎng)推薦的一款儀器設(shè)備PPT類型的PowerPoint.

五、 CMOS 電路 （一）、CMOS反相器工作原理 CMOS 電路的結(jié)構(gòu)特點(diǎn)是： 一個(gè)N溝道管和一個(gè)P溝道管配 對(duì)使用，即N、P互補(bǔ)（Comp- lementary）。 P管作負(fù)載管，N管作輸入管， 兩管柵極接在一起。 注意：P溝的開啟電壓是負(fù)值 柵極電壓要低于源極。 兩管導(dǎo)通時(shí)的電阻較小為RON 兩管截止時(shí)的電阻很大為ROFF 當(dāng)輸入電壓VI為低電平時(shí)，VI=0 P管導(dǎo)通，N管截止，輸出電壓V0為： ROFF V0 = —————— VDD  VDD ROFF + RON 當(dāng)輸入電壓VI為高電平時(shí)，VI=VDD P管截止，N管導(dǎo)通，輸出電壓V0為： RON V0 = —————— VDD  0 V ROFF + RON 與 E/E MOS 反相器相比，輸出高電平= VDD 且總有一個(gè)管子是截止的（穩(wěn)態(tài)），工作電流極小，功耗極低。（二）、CMOS反相器的電壓、電流傳輸特性 電壓傳輸特性是指輸入電壓與輸出電壓之間的關(guān)系。首先由CMOS反相器電路，我們先確定VI、VO與兩個(gè)管子極電壓之間的關(guān)系： 對(duì)N管 VGSN=VI VDSN=VO 對(duì)P管 VGSP=VI — VDD VDSP= VO — VDD 對(duì)N溝輸入管，我們關(guān)心VI在兩個(gè)轉(zhuǎn)折點(diǎn)的情況：第一點(diǎn) 截止或?qū)��?標(biāo)志點(diǎn)在于 VGS(th)N 第二點(diǎn) 飽和或非飽和 標(biāo)志點(diǎn)在于： VGSN — VGS(th)N = VDSN 由于VGSN=VI 所以可改寫為： VI — VGS(th)N = VO VDSN=VO VI = VO + VGS(th)N 因此，由上述兩個(gè)標(biāo)志點(diǎn)，可將VI變化分為三個(gè)區(qū)間： 0 VGS(th)N VO + VGS(th)N VDD     同理，對(duì)P溝負(fù)載管，我們關(guān)心VI在兩個(gè)轉(zhuǎn)折點(diǎn)的情況：第一點(diǎn) 截止或?qū)��?標(biāo)志點(diǎn)在于 VDD+ VGS(th)P 第二點(diǎn) 飽和或非飽和 標(biāo)志點(diǎn)在于： VGSP — VGS(th)P = VDSP 由于VGSP=VI — VDD VDSP= VO — VDD 可改寫為： VI — VDD — VGS(th)P = VO — VDD VI = VO + VGS(th)P 由上述兩個(gè)標(biāo)志點(diǎn)，可將VI變化分為三個(gè)區(qū)間： 0 VO + VGS(th)P VDD+ VGS(th)P VDD  我們可將VI從0到VDD的全程劃分為六個(gè)刻度，序號(hào)如圖注意：N管和P管的開啟電壓分別為正值和負(fù)值。 至此，我們綜合兩管的轉(zhuǎn)換標(biāo)志點(diǎn)，將輸入范圍分成六個(gè)刻度，五個(gè)區(qū)間，在每個(gè)區(qū)間兩管有明確的工作狀態(tài)，它們對(duì)輸出產(chǎn)生直接的影響。 見表4-5-1 CMOS反相器電壓傳輸特性電流傳輸特性 CMOS反相器的特點(diǎn)： （1）靜態(tài)功耗極低 （2）抗干擾能力強(qiáng) Vth = VDD / 2 閾值電壓處于電源電壓1/2 （3）電源利用率高 VOH = VDD 且電源范圍較寬。一般3-18V （4）輸入阻抗高，負(fù)載能力強(qiáng)。 （5）由于輸出阻抗較高，故工作速度較慢。（三）、CMOS反相器的其他特性（自學(xué)） 主要內(nèi)容： 輸入特性：由于輸入阻抗極高，輸入特性其實(shí)是輸入保護(hù)二極管的特性。 輸出特性： 輸入為高電平時(shí)，輸出為低，N管導(dǎo)通，P管截止。輸出特性其實(shí)就是N溝道管的漏極特性曲線。 輸入為低電平時(shí)，輸出為高，N管截止，P管導(dǎo)通。輸出特性其實(shí)就是P溝道管的漏極特性曲線，但要注意 VSDP與輸出V0互補(bǔ)的，且有一個(gè)直流差VDD。 （四）、電源特性 （自學(xué)） （五）、CMOS傳輸門 （模擬開關(guān)） 傳輸門是一種可控制通斷的門電路，理想的傳輸門 在開通時(shí)，可以使信號(hào)不失真地通過門電路，而且是雙 向的；關(guān)閉時(shí)，門的兩邊是阻斷的，沒有通路。 CMOS傳輸門是由P溝道和N溝道增強(qiáng)型MOS管并聯(lián)構(gòu)成的（反相器是串聯(lián)構(gòu)成的）。 當(dāng)然實(shí)際傳輸門的導(dǎo)通時(shí)有1K左右的電阻，截止時(shí)電阻為 109 。 電路如圖： 襯底反偏 襯底反偏 假設(shè)VI在0 ~ 5V之間變化，N管P管的開啟電 壓分別為+1V和 1V。 C=0V，C=+5V時(shí)，兩管均截止。 C=+5V C=0V 時(shí)，VI=0 ~ +4V區(qū)間，TN導(dǎo)通。 VI=1 ~ +5V區(qū)間，TP導(dǎo)通。 （六）、CMOS邏輯門電路 1、CMOS與非門、或非門 上述兩種CMOS門的缺點(diǎn)輸出電阻不定：并聯(lián)全通電 阻為 1/2RON，串聯(lián)全通為2RON，相差四倍。可改為： A B = A + B = A + B = AB A + B 2、三態(tài)輸出CMOS門 在普通門電路的基礎(chǔ)上，增加使能控制電路。 3、漏極開路輸出門（與TTL的OC門類似） （七）、CMOS電路的鎖定效應(yīng) 由于CMOS電路同時(shí)使用N溝道和P溝道，在制作上 產(chǎn)生了一個(gè)問題，就是附帶地產(chǎn)生了許多寄生三極管： 寄生三極管們連在一起，產(chǎn)生鎖定效應(yīng)，也稱可控硅 效應(yīng)：當(dāng)輸入、輸出電壓高于VDD+VD或低于 — VD時(shí)， 會(huì)形成電流自激現(xiàn)象，可能損壞電路。 正反饋回路 平時(shí)為VDD 平時(shí)為0 使用CMOS電路的注意事項(xiàng)： 1、包裝、焊接和測試時(shí)要防靜電，烙鐵要接地，觸摸電路前，身體要放電。多余輸入端不要懸空。 2、有大電流輸入可能時(shí)，輸入端串聯(lián)限流電阻。 3、防止可控硅效應(yīng) 提高電源質(zhì)量，加去藕電容，加鉗位二極管。 4、多電源系統(tǒng)中，CMOS電路的電源先開后關(guān)。 作業(yè) 第102頁 4、 6、 7、 10 (a) (b) 、 15Jjx紅軟基地